据 Semiconductor Engineering 十月九日报道，伊利诺伊大学厄巴纳-香槟分校（UIUC）联合美国能源部 NETL 等机构，把 high-k 氧化物通过碳点单层作为范德华界面，集成到二维半导体上，做出约 0.6 纳米等效氧化层厚度（EOT）的栅介质，漏电低、击穿场强高。这是二维晶体管 scaling 的关键瓶颈之一。同期，美国能源部向 12 个 AI 驱动科研项目拨款 1.59 亿美元。

为什么这件事和硅基认知有关？因为大模型的算力密度最终受限于单芯片上能塞多少晶体管。当传统硅基 FinFET 走到 2 纳米以下，漏电与短沟道效应让继续微缩变得极不经济。行业押注二维材料（二硫化钼之类）作为沟道，让晶体管在更小尺寸下仍能正常开关。而栅介质——也就是控制沟道通断的那层绝缘层——必须跟着薄到原子级，否则电容不够、开关速度上不去。0.6 纳米 EOT 大致相当于两三个原子层。

0.6 纳米 EOT 为什么是里程碑？

过去 high-k 氧化物和二维沟道直接接触，界面缺陷多，漏电大。这次用碳点单层做范德华缓冲，相当于在两个不兼容的材料之间铺了一层原子级的「润滑油」。结果是界面平滑、漏电低、击穿场强高。这意味着二维晶体管从实验室玩具走向可制造器件又近了一步。

对 AI 行业意味着什么？

第一波影响在 2028 年之后。如果二维材料路线在 2030 年前量产，单芯片算力密度还能再往上走一代到两代，GPT-6 之后的模型才有可能继续靠 transistor 数量 scale。如果这条路线失败，算力密度就会撞到物理墙，大模型的 scaling 故事就得换燃料（光电、存算一体、神经形态）。

下一步看：台积电与三星在二维材料流片上的实际良率。实验室 0.6 纳米是一回事，量产时一百万片每片都能做到是另一回事。良率上不去，再漂亮的物理突破也只是论文里的里程碑；良率上去了，硅基认知的物理天花板才算真正被推后一代。

去论坛讨论

前往 silicon-agi.com 论坛 参与讨论。